



平成 30 年 5 月 14 日

報道機関 各位

東北大学 国際集積エレクトロニクス研究開発センター

**反応性イオンエッチングプロセスの開発による
磁気ランダムアクセスメモリ (STT-MRAM) の
高性能化と歩留まり率の向上の両立に世界で初めて成功**
データ保持時間の向上 (10 の 14 乗倍に増加)、トンネル磁気抵抗比の向上 (1.6 倍)、
スイッチング効率の向上 (1.3 倍) と、歩留まり率の向上 (91% から 97%) を同時に実現

標記について、別添のとおりプレスリリースいたしますので、広くご周知いただきますようご協力の程お願い申し上げます。

【問い合わせ先】

(研究内容及びセンターの活動に関して)

東北大学国際集積エレクトロニクス研究開発センター
センター長・教授 遠藤哲郎 TEL:022-796-3400

(その他の事項について)

東北大学国際集積エレクトロニクス研究開発センター内
支援室長 門脇豊 TEL:022-796-3410 FAX:022-796-3432
E-mail: support-office@cies.tohoku.ac.jp



平成30年5月14日

報道機関 各位

東北大学 国際集積エレクトロニクス研究開発センター

**反応性イオンエッチングプロセスの開発による
磁気ランダムアクセスメモリ (STT-MRAM) の
高性能化と歩留まり率の向上の両立に世界で初めて成功**
データ保持時間の向上(10の14乗倍に増加)、トンネル磁気抵抗比の向上(1.6倍)、
スイッチング効率の向上(1.3倍)と、歩留まり率の向上(91%から97%)を同時に実現

【概要】

指定国立大学法人東北大学国際集積エレクトロニクス研究開発センター(以下、CIESと略称)の遠藤哲郎センター長(兼 同大学大学院工学研究科教授、先端スピントロニクス研究開発センター(世界トップレベル研究拠点)副拠点長、省エネルギー・スピントロニクス集積化システムセンター長、スピントロニクス学術連携研究教育センター 部門長)のグループは、CIES コンソーシアム産学共同研究プロジェクト「不揮発性ワーキングメモリを目指したSTT-MRAMとその製造技術の研究開発」プログラムにおいて、東京エレクトロン株式会社(代表取締役社長・CEO 河合 利樹 本社:東京都港区赤坂5-3-1 赤坂 Biz タワー 以下、東京エレクトロン)と共同で反応性イオンエッチングプロセスの開発によるスピン・トランスファー・トルク型磁気ランダムアクセスメモリ(STT-MRAM)の高性能化と歩留まり率(※1)の向上の両立に世界で初めて成功致しました。本技術は、大容量STT-MRAMの製造に適した反応性イオンエッチングを開発し、300mm ウェハ対応のインテグレーションプロセス技術を構築することで高性能と高歩留まりを実現したものであり、大容量STT-MRAMの実現への道を大きく前進させるものです。

今回の開発の成功は、本学国際集積エレクトロニクス研究開発センターで推進しているCIES コンソーシアム事業での材料技術、プロセス技術、および回路設計・評価技術にいたる、集積エレクトロニクス分野における上流から下流までの一貫した開発体制によるものです。

以上の成果は、2018年5月13日~16日の間、京都で開催されるメモリ集積回路に関する国際学会である「米国電気電子学会(※2)国際メモリワークショップ(IEEE International Memory Workshop)」で発表致します。

【問い合わせ先】

(研究内容及びセンターの活動に関して)

東北大学国際集積エレクトロニクス研究開発センター
センター長・教授 遠藤哲郎 TEL : 022-796-3400

(その他の事項について)

東北大学国際集積エレクトロニクス研究開発センター
支援室長 門脇豊 TEL : 022-796-3410 FAX : 022-796-3432
E-mail : support-office@cies.tohoku.ac.jp

【背景】

最近のシリコンベースの集積回路では、トランジスタの微細化に伴う揮発性半導体メモリにおける待機電力(※3)の増大が、高性能化を阻害する大きな問題となっております。この問題を解決して集積回路の持続的な発展を牽引する技術として、スピントロニクス技術を使った不揮発性メモリの混載が高い注目を集めております。スピントロニクスとは、これまで別々に用いられてきた電子が有する電気的な性質(電荷)と磁気的な性質(スピン)の両方を用いることで新しい物理現象の発見や新しい機能を有するデバイスの実現を目指す学術分野です。スピントロニクス技術を用いた代表的なデバイスは、磁気トンネル接合です。磁気トンネル接合(MTJ)は、磁石の性質を有する材料で構成された二つの層で薄い絶縁層を挟んだ構造を有し、二つの層の磁石の向きが平行な場合と反平行な場合で異なる抵抗を示します。二つの抵抗状態をそれぞれデジタル情報の0と1に割り当てることでメモリ(磁気ランダムアクセスメモリ:STT-MRAM)として応用することができます。STT-MRAMでは、情報を磁石の方向として保存しますので不揮発性を有します。不揮発性に加えて、高速動作、低電圧動作、高い書き換え耐性というこれまで揮発性半導体メモリが使われてきた領域に必要とされる特性を全て満足することから、現在、世界中で積極的に研究開発が行われており、大手半導体会社が2018年の実用化を目指すことをアナウンスしております。

【研究課題】

STT-MRAMの開発では、これまで情報の記憶を担うMTJの加工にイオンミリング法が用いられてきました。イオンミリング法は、電圧により加速されたイオンを加工対象物質に衝突させることによって対象物質を削り取る手法で、化学的に不活性な材料も加工できるという利点があります。しかしながら、削られた物質が磁気トンネル接合の側壁へ再度付着し(再付着)、素子の歩留まり率(※1)が低下することを防ぐためにイオンの入射方向を基板法線方向から傾ける必要があり、シャドー効果により高集積、つまり大容量メモリの加工手法としては不適であることが指摘されてきました。このような問題を解決するために、化学的な反応を用いて対象物質を削るために原理的には再付着が発生しにくい反応性イオンエッチングを用いる手法も開発されてきましたが、反応性イオンエッチングを用いた場合にはMTJの中で用いられる物質にダメージを与えてしまうことが問題視されてきました。また、反応性イオンエッチングのプロセス条件を調整して、ダメージを少なくすると再付着が発生し、歩留まりが低下することから、低ダメージと高歩留まりの間のトレードオフを解決する技術が望まれていました。

【研究経緯】

東北大学国際集積エレクトロニクス研究開発センターの遠藤哲郎センター長(兼 同大学大学院工学研究科教授、先端スピントロニクス研究開発センター(世界トップレベル研究

拠点) 副拠点長、省エネルギー・スピントロニクス集積化システムセンター長、スピントロニクス学術連携研究教育センター 部門長) のグループでは、国際集積エレクトロニクス研究開発センター(Center for Innovative Integrated Electronic Systems:以下 CIES と略称) コンソーシアムで推進している CIES 産学共同研究プロジェクト「不揮発性ワーキングメモリを目指した STT-MRAM とその製造技術の研究開発」プログラムで反応性イオンエッチングを用いた STT-MRAM 開発における高歩留まりと低ダメージという相反する問題を解決するための技術開発を東京エレクトロン株式会社と共同で進めて参りました。

【研究手法と成果】

大容量メモリの製造に適した反応性イオンエッチングにおける前記のトレードオフを解決するためには、反応性イオンエッチングのプロセス条件と再付着の度合い・磁気トンネル接合の特性変化との関係を理解し、その理解を基に高歩留まりと低ダメージを両立するプロセス開発を進めていくことが重要となります。本研究では、東北大学 CIES が保有する知と CIES コンソーシアムに参画する東京エレクトロン株式会社が有するプロセス技術を融合させることによって、これまで実現されてこなかった高歩留まりと低ダメージを両立するプロセスを確立しました。図 1 には、従来技術と本研究で開発した反応性イオンエッチングを用いて加工した MTJ の断面図を透過型電子顕微鏡で観察した結果を示します。開発した新技術でも従来技術とほぼ同じ形状のデバイスが得られていることが分かります。次に本開発技術を適用して作製した単体の磁気トンネル接合の特性と 2Mb-STT-MRAM の特性を比較したものを表 1 に示します。従来技術を用いた場合には歩留まり率は、91%であるのに対して、新技術を適用することで 97%まで向上することに成功しました。これにより、従来プロセスダメージのために困難と考えられていた RIE 加工技術による MTJ の加工を行っているにも関わらず、300mm ウェハ全面で量産レベルの高い歩留りを実証したことになり大きな成果です。一方、磁気トンネル接合の性能を示す各特性を見ると、いずれの特性でも新技術の適用により向上することに成功しました。情報を読み出す速度に関係するトンネル磁気抵抗比(※4)は、1.4 倍に増加しています。情報保持時間の指標として用いられる熱安定性指数(※5)は、1.4 倍に向上しており、これはデータ保持時間に換算すると、単体素子レベルでは 1000 兆年のデータ保持が可能であることを示す結果であり、STT-MRAM の量産に向けた大きな成果です。また、情報保持時間と、消費電力の指標として用いられる書き込み電流の比で定義されるスイッチング効率(※6)を比較すると、新技術を用いることで 1.3 倍の向上に成功しており、これは新技術の適用により消費電力が 50%削減できることを意味します。

本研究では、反応性イオンエッチングの開発を通して、これまで成し遂げられてこなかった反応性イオンエッチングによる高性能化と歩留まり率の向上の両立を世界に先駆けて成功しました。

【研究成果の意義】

今回、CIES は東京エレクトロンと共同で大容量メモリの製造に適した反応性イオンエッチング技術において高性能化と歩留まり率の向上の両立に成功しました。これまでミリング法を用いて加工されていたために大容量 STT-MRAM の実現は難しいとされていましたが、今回開発された技術により、大容量 STT-MRAM への道が切り拓かれ、STT-MRAM の応用範囲が更に広がることが期待されます。

以上、このたびの一連の反応性イオンエッチング技術の開発により得られた成果は、東北大学国際集積エレクトロニクス研究開発センターで推進している CIES コンソーシアム事業での材料技術、プロセス技術、および回路設計・評価技術にいたる、集積エレクトロ

ニクス分野における上流から下流までの一貫した開発体制により得られたものです。今後とも本センターでは、上記の開発体制の特長を生かし、CIES コンソーシアムで推進している CIES 産学共同研究プロジェクト「不揮発性ワーキングメモリを目指した STT-MRAM とその製造技術の研究開発」プログラムにおいて、反応性イオンエッチングを用いた大容量 STT-MRAM の実現を目指して研究開発を進めて参ります。

以上の成果は、2018 年 5 月 13 日～16 日の間、京都で開催されるメモリ集積回路に関する国際学会である「米国電気電子学会（※2）国際メモリワークショップ（IEEE International Memory Workshop）」で発表致します。

【用語説明】

（※1）歩留まり率

作製したデバイスの全数に対して、良好な特性を示すデバイス数の割合。高いほど良好な特性を示すデバイス数が大きくなるために、製造コストの削減や集積回路の高性能化が可能となる。

（※2）米国電気電子学会

The Institute of Electrical and Electronics Engineers, Inc. 通称 IEEE（アイ・トリプル・イー）。米国に本拠を置く世界最大の電気・電子技術に関する学会組織。

（※3）待機電力

集積回路が動作していないときにも消費してしまう電力の事。トランジスタの微細化に伴うリーク電流の増大により主に揮発性メモリ部分で増加している。

（※4）トンネル磁気抵抗比

STT-MRAM の読み出し速度に関する性能指数。磁気トンネル接合内の二つの磁石の向きが平行な場合と反平行な場合で抵抗の値が変わるトンネル磁気抵抗効果に因り生じる。二つの状態(平行と反平行)の抵抗差を磁石の磁化の向きが平行な場合の抵抗で割った値で定義される。

（※5）熱安定性指数

STT-MRAM に保存されて情報が安定に保持される時間を示す指標。大きければ、より長い間情報を保持できる。

（※6）スイッチング効率

STT-MRAM における情報保持時間の指標である熱安定指数を、消費電力を表す指標である書き込み電流で割ったもの。より大きな値が得られるデバイスは、同じ消費電力でも長く情報を保持できることを意味しており、エネルギー効率が低いデバイスであることを意味する。





図1 今回試作した二つの磁気トンネル接合の断面図。(上図)従来のRIE技術で加工した場合、(下図)今回新たに開発したRIE技術で加工した場合。

表1 従来技術と今回新たに開発した技術で作製した磁気トンネル接合並びにスピン・トランスファー・トルク型磁気ランダムアクセスメモリの性能を比較した表。

特性	RIE技術	
	従来技術	本研究で開発した技術
磁気トンネル接合の直径 (nm)	88	83
規格化したトンネル磁気抵抗比	1	1.4
熱安定性指数	66	94
規格化した書き込み電流	1	1.06
スイッチング効率 (熱安定性指数を規格化した書き込み電流で割った値)	66	89
歩留まり率	91.4	97.4