本文へ
ここから本文です

反応性エッチングプロセスの開発による磁気ランダムアクセスメモリ(STT-MRAM)の高性能化と歩留まり率の向上の両立に世界で初めて成功

指定国立大学法人東北大学国際集積エレクトロニクス研究開発センター(以下、CIESと略称)の遠藤哲郎センター長(兼同大学大学院工学研究科教授、先端スピントロニクス研究開発センター(世界トップレベル研究拠点)副拠点長、省エネルギー・スピントロニクス集積化システムセンター長、スピントロニクス学術連携研究教育センター部門長)のグループは、CIESコンソーシアム産学共同研究プロジェクト「不揮発性ワーキングメモリを目指したSTT-MRAMとその製造技術の研究開発」プログラムにおいて、東京エレクトロン株式会社(代表取締役社長・CEO 河合 利樹 本社:東京都港区赤坂5-3-1 赤坂Bizタワー 以下、東京エレクトロン)と共同で反応性イオンエッチングプロセスの開発によるスピン・トランスファー・トルク型磁気ランダムアクセスメモリ(STT-MRAM)の高性能化と歩留まり率(※1)の向上の両立に世界で初めて成功致しました。本技術は、大容量STT-MRAMの製造に適した反応性イオンエッチングを開発し、300mmウェハ対応のインテグレーションプロセス技術を構築することで高性能と高歩留まりを実現したものであり、大容量STT-MRAMの実現への道を大きく前進させるものです。

今回の開発の成功は、本学国際集積エレクトロニクス研究開発センターで推進しているCIESコンソーシアム事業での材料技術、プロセス技術、および回路設計・評価技術にいたる、集積エレクトロニクス分野における上流から下流までの一貫した開発体制によるものです。

以上の成果は、2018年5月13日~16日の間、京都で開催されるメモリ集積回路に関する国際学会である「米国電気電子学会(※2)国際メモリワークショップ(IEEE International Memory Workshop)」で発表致します。

(※1)歩留まり率
作製したデバイスの全数に対して、良好な特性を示すデバイス数の割合。高いほど良好な特性を示すデバイス数が大きくなるために、製造コストの削減や集積回路の高性能化が可能となる。

(※2)米国電気電子学会
The Institute of Electrical and Electronics Engineers, Inc. 通称 IEEE (アイ・トリプル・イー)。米国に本拠を置く世界最大の電気・電子技術に関する学会組織。

詳細(プレスリリース本文)PDF

問い合わせ先

(研究内容及びセンターの活動に関して)
東北大学国際集積エレクトロニクス研究開発センター
センター長・教授 遠藤哲郎
TEL:022-796-3400
(その他の事項について)
東北大学国際集積エレクトロニクス研究開発センター
支援室長 門脇豊 TEL:022-796-3410 FAX:022-796-3432
E-mail: support-office*cies.tohoku.ac.jp (*を@に置き換えてください)

このページの先頭へ