本文へ
ここから本文です

低ダメージプロセスインテグレーション技術開発による磁気ランダムアクセスメモリ(STT-MRAM)の高性能化と高書き換え耐性の両立に成功

【概要】

指定国立大学法人東北大学国際集積エレクトロニクス研究開発センター(以下、CIESと略称)の遠藤哲郎センター長(兼 同大学大学院工学研究科教授、先端スピントロニクス研究開発センター(世界トップレベル研究拠点)副拠点長、省エネルギー・スピントロニクス集積化システムセンター長、スピントロニクス学術連携研究教育センター 部門長)のグループは、CIESコンソーシアム産学共同研究プロジェクト「不揮発性ワーキングメモリを目指したSTT-MRAMとその製造技術の研究開発」プログラム並びに科学技術振興機構 産学共創プラットフォーム共同研究推進プログラム(領域統括:遠藤哲郎)において、東京エレクトロン株式会社(代表取締役社長・CEO 河合 利樹 本社:東京都港区赤坂5-3-1赤坂Bizタワー 以下、東京エレクトロン)と共同で、STT-MRAM製造における低ダメージ化を図るユニットプロセスの開発を行い、更に同ユニットプロセスを組み合わせて構成されるプロセスインテグレーション技術の開発により、スピン・トランスファー・トルク型磁気ランダムアクセスメモリ(STT-MRAM)の高性能化と高書き換え耐性(※1)の両立に世界で初めて成功致しました。

本技術は、大容量STT-MRAMの製造に適した反応性イオンエッチングを含めたユニットプロセス開発、並びに300mmウェハ対応のプロセスインテグレーション技術を構築することで高性能化と高書き換え耐性の両立を実現したもので、STT-MRAMの実用化・応用分野の拡大への道を大きく前進させるものです。

今回の実証実験の成功は、本学国際集積エレクトロニクス研究開発センターが推進するCIESコンソーシアム並びに、東北大学が幹事機関を務め、東北大学・京都大学・山形大学と先進的企業群の力を結集して、産学共創プラットフォームの形成を目指すOPERAにおける開発体制によるものです。

以上の成果は、2018年12月1日~5日の間、米国サンフランシスコで開催される電子デバイスに関する国際学会である「米国電気電子学会(※2)国際電子デバイス会議(IEEE International Devices Meeting)」で発表致します。

【用語説明】

(※1)書き換え耐性
メモリに保存された情報を何度書き換えられるかを示す指標。磁気トンネル接合では、動作速度の向上や不揮発性の向上により、書き換えるために必要となる電圧が高くなるために、情報を書き換えるために繰り返し電圧を印加すると、極薄で形成されている絶縁膜が壊れる。故障しないで書き換えられる回数が書き換え耐性の評価指数として用いられる。

(※2)米国電気電子学会
The Institute of Electrical and Electronics Engineers, Inc. 通称 IEEE (アイ・トリプル・イー)。米国に本拠を置く世界最大の電気・電子技術に関する学会組織。

図1 本研究で開発したプロセスインテグレーション技術を用いて作製した磁気トンネル接合の断面図。

詳細(プレスリリース本文)PDF

問い合わせ先

◆研究内容及びセンターの活動に関して
東北大学国際集積エレクトロニクス研究開発センター
センター長・教授 遠藤哲郎 TEL:022-796-3410

◆その他の事項について
東北大学国際集積エレクトロニクス研究開発センター
支援室長 門脇豊 TEL:022-796-3410 FAX:022-796-3432
E-mail:support-office*cies.tohoku.ac.jp (*を@に置き換えてください)
東北大学国際集積エレクトロニクス研究開発センター内
OPERA支援室長 山川佳之 TEL:022-796-3405
E-mail:opera-shien*grp.tohoku.ac.jp (*を@に置き換えてください)

このページの先頭へ