2026年 | プレスリリース・研究成果
世界初、STT-MRAMを搭載した16nm AI SoCを開発 ―電源投入から65.7ミリ秒で物体検出AIモジュールを高速起動、従来比1/50の低消費エネルギーで物体検出を実現―
【本学研究者情報】
〇国際集積エレクトロニクス研究開発 センター長/大学院工学研究科 教授 遠藤哲郎
ウェブサイト
【発表のポイント】
- 32MB組込みSTT-MRAM(注1)を搭載した16nm FinFET AI SoC(注2)を開発し、DRAM・SSDなどの外部メモリを必要としないAI処理システムを実現しました。
- 電源投入からOS起動までの時間を65.7ミリ秒(従来比約39倍高速化)、外部メモリからの重み転送などを不要とすることで物体検出などのAI処理時間を約1/10に短縮し、システム全体で約25倍の高速化しました。
- AI処理のエネルギー消費量を従来比1/50となる50.7 mJ/frameの低消費電力化を実現しました。
【概要】
近年、生成AIや画像認識などのAI技術が、自動車、ロボット、カメラ、IoT機器などのエッジデバイスへ急速に展開されています。一方、エッジAIでは、AIモデルの大容量化に伴うメモリへのアクセスや、外部メモリとのデータ転送が、処理速度やエネルギー効率を低下させる大きな課題となっています。また、電源投入時にOSやAIモデルを外部メモリから読み込む必要があるため、AIシステムの起動に時間がかかるという課題もあります。
東北大学国際集積エレクトロニクス研究開発センター(CIES)の遠藤哲郎教授のチームと株式会社アイシンのチームは、これらの課題を解決するため、不揮発性メモリであるSTT-MRAMをAI SoCに組込んだ「近メモリコンピューティング(Near-Memory Computing:NMC)(注3)」型AI SoCを開発しました。
開発したAI SoCは、AIモデルの重みデータだけでなく、OSのブートデータも不揮発性メモリである組込みSTT-MRAMに格納することで、電源投入時に外部SSDやDRAMから大量のデータを転送する必要をなくしました。さらに、8/16ビットのハイブリッド乗算アーキテクチャや重み共有技術を採用することで、限られたオンチップSTT-MRAM容量の中でTiny YOLOv3(注4)による物体検出を実現しました。
その結果、電源投入からOS起動までを65.7ミリ秒に短縮し、従来方式と比較して38.59倍の高速化を達成しました。また、AI処理時間は10.16倍短縮され、システム全体としては25.2倍の時間短縮を実現しました。さらに、Tiny YOLOv3による1フレームの物体検出に必要なエネルギーを50.7 mJ/frameとしました。
本研究成果は、2026年11月1日~4日、台湾新竹市で開催される半導体集積回路技術に関する主要な国際学会である米国IEEE主催の「IEEE Asian Solid-State Circuits Conference(A-SSCC)2026」で発表します。
なお、この成果の一部は、国立研究開発法人新エネルギー・産業技術総合開発機構(NEDO)の委託業務の結果得られたものです。
図1 開発したAI SoCを用いたダイ写真およびキーメトリックサマリーテーブル・デモンストレーションシステム
【用語解説】
注1. STT-MRAM(Spin-Transfer-Torque Magnetic Random Access Memory):磁性体の磁化状態を利用して情報を記憶する不揮発性メモリ。電源を切ってもデータを保持できるため、待機時のリーク電力を抑えられるほか、高速な読み書きが可能。本研究では、AIモデルの重みデータとOSのブートデータをSTT-MRAMに格納。
注2. AI SoC(System on Chip):CPU、GPU、AIアクセラレータ、メモリ、各種インターフェースなど、システムを構成する複数の機能を1つの半導体チップ上に集積したもの。
注3. 近メモリコンピューティング(Near-Memory Computing:NMC):プロセッサやAIアクセラレータの近くにメモリを配置し、データの移動距離を短縮することでデータ転送に伴う消費電力を削減するコンピューティング方式。本研究では、AI SoC内のSTT-MRAMからAIモデルの重みを直接読み出すことで、データ転送に伴う遅延とエネルギー消費を削減。
注4. Tiny YOLOv3:画像中に存在する物体の種類と位置をリアルタイムに検出する「YOLO(You Only Look Once)」を小型化したAIモデル。本研究では、エッジ機器への搭載を想定したAI処理の実証に利用。
【論文情報】
タイトル:A 65.7ms Quick-instant-on and 50.7mJ/frame Tiny YOLOv3-based Object-detection 16nm-AI-SoC with 32MB-embedded-MRAM and Hybrid-multiplication-architecture
著者:Tetsuo Endoh1, *, Takanobu Naruse2, Tao Li1, Shoji Ikeda1, Mitsuo Yasuhira1, Hiroshi Yamada2
1Center for Innovative Integrated Electronic Systems, Tohoku University
2AISIN Corporation
*東北大学国際集積エレクトロニクス研究開発センター センター長・教授 遠藤 哲郎
株式会社アイシン 成瀬 峰信
東北大学国際集積エレクトロニクス研究開発センター 准教授 李 奕
東北大学国際集積エレクトロニクス研究開発センター 副センター長・教授 池田 正二
東北大学国際集積エレクトロニクス研究開発センター 学術研究員 安平 光雄
株式会社アイシン 山田 洋
掲載誌:IEEE Asian Solid-State Circuits Conference (A-SSCC) 2026
問い合わせ先
(研究内容およびセンターの活動について)
東北大学国際集積エレクトロニクス研究開発センター
センター長・教授 遠藤 哲郎
TEL: 022-796-3410
(報道に関する問い合わせ)
東北大学国際集積エレクトロニクス研究開発センター
支援室長 三上 洋一
TEL: 022-796-3410
Email: support-office*cies.tohoku.ac.jp(*を@に置き換えてください)